Uniwersytet Mikołaja Kopernika w Toruniu - Centralny punkt logowaniaNie jesteś zalogowany | zaloguj się
katalog przedmiotów - pomoc

Układy programowalne 0800-UPROG
Laboratorium (LAB) Rok akademicki 2019/20

Informacje o zajęciach (wspólne dla wszystkich grup)

Liczba godzin: 30
Limit miejsc: (brak limitu)
Zaliczenie: Zaliczenie na ocenę
Literatura:

1. J. Bhasker, VHDL Primer, A (Prentice Hall, 1998).

2. D. Van Den Bout, Xilinx Student Edition, Version 1.5 (Prentice Hall, 1999).

3. K. Sharma, Programmable Logic Handbook: PLDs, CPLDs and FPGAs (McGraw Hill, 1998).

4. Rushton, VHDL for Logic Synthesis (John Wiley & Son Ltd, 1998).

5. Cohen, VHDL Coding Styles and Methodologies (Kluwer Academic Publishers, 1999).

6. S. D. Brown, Z. G. Vranesic, Fundamentals of Digital Logic with VHDL Design (McGraw Hill College Div., 1999).

7. K. C. Chang, Digital Systems Design with VHDL and Synthesis (IEEE Computer Society, 1999).

8. W. Wrona, VHDL język opisu i projektowania układów cyfrowych (WPKJS, 1998).

9. T. Łuba, K. Jasiński, B. Zbierzchowski, Specjalizowane układy cyfrowe w strukturach PLD i FPGA (WKŁ, 1997).

10. J. Kalisz, Język VHDL w praktyce, (WKŁ, 2002).

11. M. Zwoliński, Projektowanie układów cyfrowych z wykorzystaniem języka VHDL, (WKŁ, 2002)

Efekty uczenia się:

U1 - potrafi stosować podstawowe pakiety oprogramowania użytkowego przeznaczone dla układów programowalnych do ich konfiguracji oraz budowy interfejsu użytkownika K1_U02,

U2 - potrafi wykorzystać poznane metody i modele matematyczne, a także symulacje komputerowe do analizy i oceny działania

cyfrowych układów automatyki i robotyki K1_U07.

Metody i kryteria oceniania:

Ocena wykonania poszczególnych zadań oraz aktywności studenta.

Zakres tematów:

Program zajęć:

1. Implementacja odbiornika PS2 w strukturze układu programowalnego XC95-108.

2. Projekt i implementacja liczników synchronicznych i asynchronicznych w strukturze układu programowalnego FPGA Spartan-6.

3. Projekt i implementacja nadajnika transmisji szeregowej w strukturze układu programowalnego FPGA Spartan2.

4. Projekt i implementacja procesora PicoBlaze w strukturze Spartan-3E.

5. Implementacja bloków mnożących w strukturze FPGA typu VIRTEX-5.

6. Implementacja wirtualnego procesora w strukturze FPGA typu SPARTAN-3.

7. Implementacja wbudowanych bloków funkcjonalnych DCM i PLL w strukturze programowalnej SPARTAN-6.

8. Projekt i implementacja układu analogowo-cyfrowego w strukturach PsoC.

9. Obsługa wyświetlacza LCD VI-201-DP-RC-S.

10. Projekt modulatora PWM w strukturze układu Virtex-II Pro.

11. Wykorzystanie bloków pamięciowych RAMB w układach FPGA.

12. Opis i implementacja układu cyfrowego z wykorzystaniem środowiska Matlab.

Metody dydaktyczne:

Ćwiczenia laboratoryjne w grupach.

Grupy zajęciowe

zobacz na planie zajęć

Grupa Termin(y) Prowadzący Miejsca Akcje
1 każda środa, 12:00 - 14:00, sala s4
Marcin Kowalski 5/12 szczegóły
2 każda środa, 14:00 - 16:00, sala s4
0/0 szczegóły
Wszystkie zajęcia odbywają się w budynku:
Wydział Fizyki, Astronomii i Informatyki Stosowanej - Studium Politechniczne
Opisy przedmiotów w USOS i USOSweb są chronione prawem autorskim.
Właścicielem praw autorskich jest Uniwersytet Mikołaja Kopernika w Toruniu.